El acta ha sido enviada 1 Feb 201201/02/12 a las 00:04 hrs.2012-02-01 00:04:01

Francisco Rivera

Tarea 2 31 Ene 201231/01/12 a las 23:28 hrs.2012-01-31 23:28:31

Francisco Rivera

Examen 31 Ene 201231/01/12 a las 23:28 hrs.2012-01-31 23:28:31

Francisco Rivera

Disertacion 31 Ene 201231/01/12 a las 23:28 hrs.2012-01-31 23:28:31

Francisco Rivera

FPGA_STARTIX.pdf 30 Ene 201230/01/12 a las 00:49 hrs.2012-01-30 00:49:30

José Olivares C.

FPGA_STARTIX.ppt 30 Ene 201230/01/12 a las 00:48 hrs.2012-01-30 00:48:30

José Olivares C.

Simulación 24 Ene 201224/01/12 a las 17:06 hrs.2012-01-24 17:06:24

Erik Atenas Orellana

Disertacion Personal 13 Ene 201213/01/12 a las 14:40 hrs.2012-01-13 14:40:13

Francisco Rivera

Tarea 2 (Fecha entrega: 23/01/2012) 13 Ene 201213/01/12 a las 14:30 hrs.2012-01-13 14:30:13

Francisco Rivera

EL611 Tarea 2 TG Sem Prim 2011 11 Ene 201211/01/12 a las 16:16 hrs.2012-01-11 16:16:11

Francisco Rivera

EL611 Tarea 2 EA Sem Prim 2011 11 Ene 201211/01/12 a las 16:14 hrs.2012-01-11 16:14:11

Francisco Rivera

EL611 Tarea 2 JO Sem Prim 2011 11 Ene 201211/01/12 a las 16:11 hrs.2012-01-11 16:11:11

Francisco Rivera

Diseño Verilog Vending Machine 9 Ene 201209/01/12 a las 23:05 hrs.2012-01-09 23:05:09

Francisco Rivera

Ejercicio 3 9 Ene 201209/01/12 a las 12:26 hrs.2012-01-09 12:26:09

Francisco Rivera

Tarea 1 9 Ene 201209/01/12 a las 12:26 hrs.2012-01-09 12:26:09

Francisco Rivera

Ejercicio 2 5 Ene 201205/01/12 a las 08:37 hrs.2012-01-05 08:37:05

Francisco Rivera

Diseño Vending Machine Parte II 5 Ene 201205/01/12 a las 08:27 hrs.2012-01-05 08:27:05

Francisco Rivera

Diseño Vending Machine Parte I 5 Ene 201205/01/12 a las 08:26 hrs.2012-01-05 08:26:05

Francisco Rivera

Diseño Secuencial Multi-Entrada 2 Ene 201202/01/12 a las 23:57 hrs.2012-01-02 23:57:02

Francisco Rivera

Diseño CPLD & FPGA 2 Ene 201202/01/12 a las 23:54 hrs.2012-01-02 23:54:02

Francisco Rivera

Diseño Secuencial LSI 2 Ene 201202/01/12 a las 23:54 hrs.2012-01-02 23:54:02

Francisco Rivera

Diseño Secuencial MSI 2 Ene 201202/01/12 a las 23:52 hrs.2012-01-02 23:52:02

Francisco Rivera

Logic and Computers Design Fundamentals, Fouth Edition 2 Ene 201202/01/12 a las 20:53 hrs.2012-01-02 20:53:02

Francisco Rivera

Hazards en Sistemas Digitales 28 Dic 201128/12/11 a las 17:05 hrs.2011-12-28 17:05:28

Francisco Rivera

Sistemas Secuenciales Asincronos 28 Dic 201128/12/11 a las 17:03 hrs.2011-12-28 17:03:28

Francisco Rivera