[Auxiliar Extra y Examen] 19 Ago 201819/08/18 a las 22:26 hrs.2018-08-19 22:26:19

Sergio Saavedra Torres

Indicaciones Informe Final Proyecto 19 Ago 201819/08/18 a las 21:59 hrs.2018-08-19 21:59:19

Javiera Meneses

CL - Laboratorio 3 19 Ago 201819/08/18 a las 13:02 hrs.2018-08-19 13:02:19

Javiera Meneses

INF - Laboratorio 4 19 Ago 201819/08/18 a las 12:47 hrs.2018-08-19 12:47:19

Luis Carvajal C.

Control de Lectura - Laboratorio 4 - Sección B 18 Ago 201818/08/18 a las 23:55 hrs.2018-08-18 23:55:18

Luis Carvajal C.

Controlador ADC/DAC - Verilog 16 Ago 201816/08/18 a las 13:17 hrs.2018-08-16 13:17:16

Ignacio Bugueño

Modulo Controlador ADC-DAC - Verilog.rar 16 Ago 201816/08/18 a las 13:15 hrs.2018-08-16 13:15:16

Ignacio Bugueño

Entrega Parcial Proyecto Semestral - Sección B (Fecha entrega: 19/08/2018) 13 Ago 201813/08/18 a las 13:31 hrs.2018-08-13 13:31:13

Ignacio Bugueño

Recorreción P1 C2 11 Ago 201811/08/18 a las 19:08 hrs.2018-08-11 19:08:11

Claudio Urbina L.

Re (1): Microcontrolador v/s Microprocesador 10 Ago 201810/08/18 a las 13:29 hrs.2018-08-10 13:29:10

Sergio Saavedra Torres

[Control 3] Salas Control 10 Ago 201810/08/18 a las 13:19 hrs.2018-08-10 13:19:10

Sergio Saavedra Torres

Re (4): Proyecto Final 9 Ago 201809/08/18 a las 21:06 hrs.2018-08-09 21:06:09

Matías Nicolás Villela Huidobro

Re (3): Proyecto Final 9 Ago 201809/08/18 a las 10:15 hrs.2018-08-09 10:15:09

Reinaldo Hoffmann V.

15_memory_&_storage.pdf 9 Ago 201809/08/18 a las 10:01 hrs.2018-08-09 10:01:09

Ricardo Finger C.

FPGA-Prototyping-By-Verilog-Examples 8 Ago 201808/08/18 a las 23:27 hrs.2018-08-08 23:27:08

Ignacio Bugueño

Entrega sección 2a 8 Ago 201808/08/18 a las 23:16 hrs.2018-08-08 23:16:08

Felipe Lucero D.

Microcontrolador v/s Microprocesador 8 Ago 201808/08/18 a las 19:49 hrs.2018-08-08 19:49:08

Carlos Alvear M.

INF - Laboratorio 3 8 Ago 201808/08/18 a las 12:48 hrs.2018-08-08 12:48:08

Javiera Meneses

Laboratorio 2 8 Ago 201808/08/18 a las 12:45 hrs.2018-08-08 12:45:08

Javiera Meneses

12_CPLD_FPGA y estrategias de diseño.pdf 8 Ago 201808/08/18 a las 10:07 hrs.2018-08-08 10:07:08

Ricardo Finger C.

Re (2): Proyecto Final 8 Ago 201808/08/18 a las 01:18 hrs.2018-08-08 01:18:08

Juan Pablo Cáceres B.

Re (1): Proyecto Final 7 Ago 201807/08/18 a las 19:42 hrs.2018-08-07 19:42:07

Joaquín Figueroa B.

Proyecto Final 7 Ago 201807/08/18 a las 18:40 hrs.2018-08-07 18:40:07

Diego Fernández Campos

Re (3): [Auxiliar 6] Assembler 7 Ago 201807/08/18 a las 02:13 hrs.2018-08-07 02:13:07

Sergio Saavedra Torres

[Control 3] Temario 7 Ago 201807/08/18 a las 01:59 hrs.2018-08-07 01:59:07

Sergio Saavedra Torres